SK 海力士 12 层 HBM3E

是什么

HBM3E 是 SK 海力士（SK hynix）的第五代高带宽内存（high-bandwidth memory，HBM）。SK 海力士把它描述为 HBM3 的延伸，而不是另起一套架构^[1]。HBM 的基本做法是把多颗 DRAM 芯片垂直叠起来，层与层之间用硅通孔（through-silicon via，TSV）走线，让处理器通过一个非常宽的接口访问内存。常见的插槽内存条走的是另一条路：总线窄、频率高。HBM 反过来，用极宽的接口和大量连线换取带宽，代价是占用面积和更高的封装工艺要求。

本条讲的是 12 层堆叠的版本。SK 海力士在 2024 年 9 月 26 日宣布该产品开始量产，并表示自己是第一家做到这一点的公司^[1]。

12 层带来了什么变化

封装容量为 36 GB，是当时 HBM 产品中最大的。上一代 8 层 HBM3E 由 8 颗 3 GB 的 DRAM 芯片堆成，容量 24 GB，新产品的容量提高了 50%^[1]。

容量变大，封装却没有变厚。SK 海力士把每颗 DRAM 芯片做得薄了 40%，因此 12 层堆叠的总厚度与 8 层相同^[1]。层数更多、单层更薄，堆叠内部的散热和机械应力都更难处理；SK 海力士称新堆叠的散热还改善了 10%^[1]。

把芯片连起来靠的是硅通孔堆叠，配合 SK 海力士的先进 MR-MUF 工艺，也就是在堆叠的芯片之间注入保护材料并使其固化^[1]。这层材料填在芯片之间的缝隙里，既参与维持封装结构，也参与导热。

厚度是一道很实际的限制，并非为了好看：堆叠必须落在封装和电路板留出的高度之内，所以要在不变厚的前提下多堆几层，每一层就得让出自己的部分厚度。

速度

SK 海力士把工作速度提高到 9.6 Gbps^[1]。为了让这个数字有直观含义，公司给了一个例子：搭载 4 个 HBM 封装的 GPU，每秒可以把 Llama 3 70B 模型全部 700 亿个参数读完 35 遍^[1]。

这个例子指向的是内存带宽对一个大模型意味着什么。模型运行时，参数放在内存里，需要被反复送进处理器；参数能被读多快，就在很大程度上决定了模型能跑多快。内存更宽、更快，这条上限就更高。

在发展中的位置

这次发布距离 SK 海力士首次供应 8 层 HBM3E 只有 6 个月，后者发生在 2024 年 3 月^[1]。从 8 层产品首次供货到 12 层产品量产，中间隔的时间不长。

容量上的领先也保持了一段时间：2025 年，SK 海力士仍把 36 GB 的 HBM3E 封装称为市场上容量最高的 HBM 产品^[2]。